PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-164216

(43)Date of publication of application: 07.07.1988

(51)Int.CI.

H01L 21/30 G03C 5/00 G03F 7/00

(21)Application number: 61-311506

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

25.12.1986

(72)Inventor: MATSUMOTO NATSUYO


HASHIMOTO HIDETSUNA

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve a wafer processing efficiency by disposing a plurality of baking plates, independently controlling conveying systems, temperature regulators, wafer contact securing pressure reducing mechanism to bake them to continuously and rapidly bake organic films of different heat resistances or 2 or more organic films at different temperatures and times.

CONSTITUTION: When organic films of different heat resistances on a plurality of wafers 14 or a plurality of organic films are baked in a photoetching step to manufacture a semiconductor device, a plurality of baking plates 11 are disposed, conveying systems 13, temperature regulators, and wafer contact securing pressure reducing mechanism are independently controlled to bake them. For example, the temperatures of 3 baking plates 11aW11c are set to 100, 100 and 130° C, 60 sec. of the baking plates 11a, 11g and 0 sec. of the baking plate 11c are input to a program II. A wafer 14 coated with first and second resistance of the second resista



program II. A wafer 14 coated with first and second resists is exposed, developed, the wafer 14 coated with the first resist is baked by the program 1, and the wafer 14 coated with the second resist is baked by the program II.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63 - 164216

@Int.Cl.4 H 01 L 21/30 識別記号

庁内整理番号 G-7376-5F ④公開 昭和63年(1988)7月7日

5/00 7/00 G 03 C G 03 F

361 301

7267-2H

Z-7124-2H

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称

眀

半導体装置の製造方法

20符 願 昭61-311506.

23出 願 昭61(1986)12月25日

明 松 勿発 者 本

者

代 夏

網

英

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

லைய 株式会社東芝 神奈川県川崎市幸区堀川町72番地

外2名 20代 理 人 弁理士 鈴江 武彦

本

蚏 細

1. 発明の名称

勿発

半導体装置の製造方法

2. 特許請求の範囲

(1) 写真煎刻工程中、複数のウェハ上の耐熱性 の異なる有機膜、又は複数層の有機膜をベーク処 理する半導体装置の製造方法において、複数のペ 一ク板を配置し、各々の搬送系,温調,ウェハ密 滑固定用減圧機構を独立に制御するペーク処理工 **穏を具備することを特徴とする半導体装置の製造** 方法。

(2) 前配ペーク処理工程が、不要なペーク板上 空を通過させるパス機能、及びペーク板上空でウ ェハを待似させる空中保持機能を持つことを特徴 とする特許請求の範囲第1項記載の半導体装置の 段 造 方 法。

3. 発明の詳細な説明

[発明の目的]

(滋葉上の利用分野)

本発明は半導体装置の製造方法に関し、特に

写真触刻工程中のペーク処理に改良を施したもの である。

(従来の技術)

周知の如く、半導体製造工程中の写真触刻技 術ではいかに安定な微細パターンを作るかが問題 であり、エッチング用マスクを作成するのに様々 な要素について近年特に高いレベルを要求されて いる。しかし、全てに完全なレジストはなかたか 存在しない。そとで不充分な要素を補り為に一部 の工程で減りレジストを使用したり、CEL

(Contrast Enhanced Layer) 等多層プロセスを利 用したりしている。また、それに伴い盆布用ノメ ルの 2 本有るコーターマシン、現 @ 液用ノメルの 2本有るデペロッパーマシンが市販されている。 これらは複数種のレジスト類を一ラインで使用す る事を目的としたものである。しかるに、ペーク 板は1枚もしくは複数枚有っても搬送系が1個体 で共通になっている (祭 2 図(a), (b)) なか、同図 (a),(b)において1はカパー、2はウェヘ、3は数 送系であり、同図的は同図(4)の状態からウェハ2

特開昭63-164216(2)

(発明が解決しようとする問題点)

本発明は上記事情に強みてなされたもので、 耐熱性の異なる有機膜あるいは2 欄以上の有機膜 のペーク処理を行う際、温度・時間の異なるペー ク処理を遂続的且つ迅速になし得、ウェハ処理効 年を向上し得る半導体接置の製造方法を提供する

ク処理を必要とする写真 触刻工程に適用するもの である。

(実施例)

以下、本発明の実施例を第「図を参照して説明する。なか、図にかいては3枚のペーク板11a~11cが配置され、各々には密閉可能なカパー12a~12cがついてかり、中は常にN2パージ及び排気されている。なか、図中の13は搬送系、14はウェルである。

(実施例 1)

ことを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明は、写真触刻工程中、複数のウェハ上の耐熱性の異なる有機膜、又は複数層の有機膜をベーク処理する半導体装置の製造方法において、複数のベーク板を配置し、各々の搬送系、強調、ウェハ密着固定用限圧機構を独立に制御するベーク処理工程を具備することを受旨とする。

(作用)

本発明においては、まずベーク板の個度をどれか(2枚以上でもよい)使用する事によってベーク処理ができるように適当に設定し、各々の(0・ク時間をプログラムに入力する。そりでして、「ラムを変更して、の処理ウェハーを流れたり、というでは、自つでは、異なったでは、のとば CEL とレジスト)で各々異なったべ

プログラム I で第 1 レソストを塗布したウェハ 1 4を、プログラム I で第 2 レジストを塗布したウェハ 1 4 をペーク処理した。次いで、処理の終了したウェハ 1 4 は次工程があいていれば速やかに次工程へ搬送し、耐熱性の異なった 2 種類のレジストのポストペークを連続的に処理した。

		ペーク板 11 a	ペーク板 1.16	ペーク板 11c
爽		1000	100°C	130°C
施	第1 レジスト	6 0 ∎•c	60 # 60	0 sec
1	第2レジスト	60	6 Q s • c	60 s • c
奥		1000	1100	110C
施例	第2レジスト	20 see (10sec符股)	30 .44	30
2	CEL	45	5 600	5 s = e

上記 実施例 1 によれば、ペーク板 1 1 a~11c の枚数分の種類の個度が設定でき、プログラムを 変えることによりそれぞれのペーク時間を変え、 複数種類のペーク処理を連続的かつ迅速に行える。

特開昭63-164216(3)

(実施例2)

まず、3枚のペーク板11 m ~ 11 c の 個版を夫々上記表に示す如く夫々100で,110で,110で、110ではペーク板11 m は20 mec,ペーク板11 b ,11 c は夫々30 mec と入力し、プログラム N にはペーク板11 m は45 mec,ペーク板11 b は5 mec,

[発明の効果]

以上詳述した如く本発明によれば、耐無性の 異なる有機膜あるいは複数層の有機膜のペーク処理の際、温度・時間の異なるペーク処理を連続的 かつ迅速になし得、ウェハ処理効率を向上し得る 半導体装置の製造方法を提供できる。

4. 図面の簡単な説明

第1図は本発明の一実施例に係るペーク処理工程の説明図、第2図(a)。(b)は夫々従来法に係るペーク処理工程の説明図、第3図は本発明法に係るペーク板の昇温特性図である。

1 1 1 ~ 1 2 c … ベーク板、1 2 5 ~ 1 2 c … ウェハ、1 3 … 搬送系。

出版人代理人 井理士 鈴 江 武 彦

ベーク板IIcは5secと入力した。つづいて、OAP 処理後前記第2レジストを盗布したウェハをプログラム目でベーク処理し、すぐ CEL を逸布し、プログラムドでペーク処理を行なった。その後、鑑光。現像を行なった。ここで、 次ポジションにウェハがつまっている時はそのポジションのベーク板上空で特徴する。このようにしてベーク 遮度・時間の異なった多層有機膜のベーク処理を実行した。

上記実施例2によれば、CEL , オーバーコート等とレジストの組合わせによる多層プロセスにかいても同様となり、今後の複雑なレジストプロセスに対応可能なマシートとなる効果を有する。なか、実施例2に示した空中待機中のウェハーに対する温度影響はN2パージ及び排気している為、130℃のペーク板5mln待機で、ウェハーの温度40℃となり、影響無しと言える。なか、上記実施例1,2にかいて上記パターンのプロファイルは適常のペーク条件時と差はなく良好であった。

